發(fā)布時間:2020-05-28
瀏覽次數(shù):537
磁控濺射卷繞式鍍膜機-在生產(chǎn)面板的過程中,在終端檢測總會存在這樣那樣的mura,今天OLEDindustry帶領大家了解一種mura——干刻mura。
不良描述
在IDE及CHDE后用MMO檢查或后端VT檢可見有直徑2mm,間距為5mm*5mm的白點即為干刻mura。
不良現(xiàn)象:
2下部電極
電極結構:
因電極結構原因,有無Emboss的刻蝕差是一定會有的。
得到KMAC數(shù)據(jù)后對數(shù)據(jù)進行了分析:
通過以上數(shù)據(jù)可看出,在點狀mura處的基底材料殘留量相對于其他位置而言較少,相差約為150A左右;其分布較為規(guī)律,與DE下部電極上的emboss相對應,有EMBOSS的地方刻蝕量大。
同一張大玻璃上,對目測未發(fā)現(xiàn)點狀mura的位置進行了KMAC測量,并對所得數(shù)據(jù)進行了分析。
同一張玻璃上,未發(fā)現(xiàn)點狀mura的位置,其基底材料殘留量也不十分均勻,且厚度分布的模式和有mura處有相同之處(薄-厚交替),只是其變化量大大減少,僅有不到50A左右。
結論:
由以上分析可以看出,DE下部電極上的emboss,導致整張玻璃上產(chǎn)生了模式相同的刻蝕不均,但對于電極,表面由于長期附作物沉淀,表面emboss也不再均勻,造成其刻蝕不均嚴重層度不同,較為嚴重處出現(xiàn)了肉眼可見的mura,較輕微處,mura便不可見。
新電極由于表面無沉積物,刻蝕不均的嚴重度輕微,mura便不可見。
新電極表面清潔,emboss均勻
舊電極表面由于長期附作物沉淀,emboss均勻度也受到影響
3halftone工藝(D/I工程)